Architecture de Von Neuman (UCT/CPU, bus, mémoires, ?)
... mémoire centrale soit augmenter la capacité de stockage des mémoires caches. Exercice 8 : 1) Par taille : Registres < cache L1 < cache L2 < RAM < CD < DD.
... mémoire centrale soit augmenter la capacité de stockage des mémoires caches. Exercice 8 : 1) Par taille : Registres < cache L1 < cache L2 < RAM < CD < DD.