td3

LE MICROCONTROLEUR 80C552. 1 ? Etude d'une carte ... On décide d'
implanter ce périphérique sur le même PLD de l'exercice 2. L'écriture du mot (8
bits) ...

Part of the document


|IST M1 |IFIPS 2 |
UNIVERSITE PARIS 11 TD 3 d'Informatique Industrielle
LE MICROCONTROLEUR 80C552
1 - Etude d'une carte micro-contrôleur. Considérons le schéma d'une carte (figure 1) à base d'un micro-contrôleur
80C552.
1) Quel est le rôle du circuit U5, des signaux ALE et [pic] ?
2) Indiquer la taille mémoire des trois circuits U1, U2, et U3. On
précisera, à partir du câblage, si ces circuits sont de la RAM ou de
la ROM.
3) Indiquer les espaces mémoires occupés par ces trois circuits dans
l'espace d'adressage du micro-contrôleur.
4) Expliquer l'intérêt de l'espace mémoire accessible comme programme et
comme données.
2 - Décodage d'adresses. On souhaite remplacer les portes logiques discrètes par un circuits
programmable CPLD de type ISPLSI1016. 1) préciser les signaux de contrôle à utiliser par ce circuit CPLD pour
réaliser les fonctions de décodages en remplacement des portes logiques
U6A, U6B et U6D.
2) Décrire en langage ABEL ces fonctions de décodages. 3 - Décodage et ajout de périphérique On souhaite ajouter à cette carte un périphérique de type 8 bits logiques
de sortie. On décide d'implanter ce périphérique sur le même PLD de
l'exercice 2. L'écriture du mot (8 bits) sera réalisée par le micro-
contrôleur comme étant un accès mémoire externe. L'adresse en mémoire
externe de ce périphérique sera 7000H. On s'autorisera une page (256
octets) de décodage pour ce périphérique dans le but de simplifier le
décodage. On pourra écrire 1 octet sur ce périphérique en l'adressant aux
adresses comprises en 7000H et 70FFH. 1) Définir les signaux entrant dans le Lattice pour réaliser la fonction
supplémentaire.
2) Proposer un schéma de câblage au circuit Lattice. On mettra en évidence
que le signal chip CS_P8 select du périphérique 8 bits ne sera pas
visible à l'extérieur du lattice (déclaré en NODE). Il est évident qu'il y a superposition de deux décodages: La RAM U2 et le
CS_P8 du périphérique.
La priorité, pour la plage mémoire 7000H à 70FFH, sera donnée au
périphérique de sorties 8bits.
On dit dans ce cas que cette zone est utilisée en overlay sur le boîtier
mémoire U2. 3) proposer une description en langage ABEL du système périphérique de
sortie 8bits. On fera attention à corriger le décodage du boîtier U2 pour
gérer le problème d'overlay. SCHEMA CARTE MICROCONTROLEUR [pic]